2021. 3. 27. 15:49ㆍComputer(인강)/컴퓨터 구조
안녕하세요 bannavi입니다^ㅅ^
지난 시간에 이어서 오늘은 시스템 BUS 구성 및 제어의 두번째 시간입니다
바로 시작해보도록 하겠습니다
# 시스템 버스와 I/O 버스 간 상호 중재(ref: page6)
* 데이터 라인 -> 프로세스와 공통 메모리 사이의 데이터 전송 경로 제공(16~32 line이 가장 일반적, 양 방향 정보 전송)
- 데이터 전송 모드(동기와 비동기로 나뉨)
1. 동기 : source & target 장치간 공통 clock구동에 의해 정해진 시 분할 동안 데이터가 전송 된다.
2. 비동기 : 각 장치들을 독립적 클럭으로 동기화, source & target 장치간 핸드 셰이킹(hand shaking) 제어신호에 의해 각 데이터를 전송한다.
* 주소라인 -> 메모리 주소와 입출력 포트 식별에 활용(단 방향 정보 전송)
* 제어라인 -> 장치들 간의 정보 전송을 제어하는 신호를 제공
- Timing signal : 데이터와 주소 정보의 유효성 체크
- Command line : 수행 할 동작을 지정
# 시스템 버스와 I/O 버스 간 상호 중재(ref: page6)
* 제어라인 -> 장치들 간의 정보 전송을 제어하는 신호를 제공
1. 전송 신호 : 메모리 읽기와 쓰기 등(ex, 메모리/IO 모두를 포함, 주소 라인은 독립된 메모리와 I/O 공간의 지정을 위해 활용)
2. 전송의 승낙(acknowledge)(ex, 전송이 완료되었음을 알리는데 사용된다.)
3. 인터럽트 요구(ex, 8개의 인터럽트 요구 명령과 1개의 승낙 명령으로 구성, 우선 순위 인터럽트 제어기에 연결되어 활용 됨)
4. 버스 제어 신호 : 버스 요구 및 버스 승인(grant) 등(ex, bus lock -> 멀티 프로세서 응용에서 검사와 설정이 실행되는 동안 다른 프로세서가 버스를 계속 잡고 있지 못하도록 막아준다.)
5. 중재 절차를 위한 신호 등으로 구성
하나의 요구사항에 두개의 요구사항이 충돌될때 중재를 하게된다.
중재는 직렬중재와 병렬중재가 존재한다.
6.3 시스템 버스의 활용
# 직렬 중재 절차(시스템 버스 제어기 : 중재를 위한 논리 회로 내장)
1. 우선 순위를 바탕으로 Daisy-chain 연결로 중재하는 방법 제시
2. 가장 높은 중재자의 PI는 항상 1(버스 신청 시 항상 할당)이고 PO는 0이다.
- 만약 해당 중재자가 버스의 사용을 원치 않는다면 해당 중재자의 PI=0, PO=1이 되어 다음 중재자로 전송된다.
- Bus busy line의 활용 -> 사용 중인 버스를 특정 중재자가 할당 받고자 할 경우 활용 되는 기법.
1) 해당 중재자(PI=1 이고 PO=0을 할당 받은 경우)는 bus 신청 전 Bus busy line의 상태를 확인한다.
2) Bus busy line 비 활성 상태 : 해당 프로세서는 버스 라인을 할당 받고 -> Bus busy line을 활성 상태로 변경 시킨다.
3) Bus busy line 활성 상태 : 이는 낮은 우선 순위의 프로세서가 버스를 사용하고 있다는 의미이므로 이 프로세서가 버스 사용을 완료하고
비지라인을 비활성 상태로 전환할 때까지 대기해야 한다.
# 병렬 중재 논리
* 각 버스 중재자는 버스 요청 출력 라인(Req)와 버스 승락(Ack)입력 라인 보유
* 버스 비지 라인은 Daisy-chain의 경우와 동일
[8 페이지 연결, IEEE 표준 796다중 버스 신호]
* BPRN(버스 우선 순위 입력) & BPRO(버스 우선 순위 출력) -> 버스 중재 회로의 데이지체인 연결에 활용
* Busy(버스 혼잡 신호) -> 버스가 사용중임을 모든 중재자에게 알리는 open collector출력임.
* CBRQ(공통버스 요구) -> open collector 출력, 우선 순위가 낮은 중재자가 현재 버스 사용 중
* 각각의 acknowledge와 requestdp BREQ(버스 요구) & BPRN(우선 순위 입력)을 연결해야 함, BCLK(버스 클럭)은 모든 버스 작업의 동기화에 활용
'Computer(인강) > 컴퓨터 구조' 카테고리의 다른 글
입출력 수행과 인터럽트 1 (0) | 2021.03.27 |
---|---|
입출력(I/O)연결과 주소 지정 (0) | 2021.03.27 |
시스템 BUS 구성 및 제어 1 (0) | 2021.03.26 |
다양한 기억장치들에 대한 이해 2 (0) | 2021.03.25 |
다양한 기억장치들에 대한 이해 (0) | 2021.03.25 |